DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

Image available 02113414

MANUFACTURE OF CRYSTALLINE SEMICONDUCTOR THIN FILM

PUB. NO.:

•

62-030314 [JP 62030314 A]

PUBLISHED:

February 09, 1987 (19870209)

INVENTOR(s): SAMEJIMA TOSHIYUKI

SEKIYA MITSUNOBU

USUI SETSUO

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

60-168856 [JP 85168856]

FILED:

July 31, 1985 (19850731)

INTL CLASS:

[4] H01L-021/20; H01L-021/263

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R096 (ELECTRONIC MATERIALS

--Glass Conductors)

JOURNAL:Section: E, Section No. 521, Vol. 11, No. 209, Pg. 30, July

07, 1987 (19870707)

ABSTRACT

PURPOSE: To obtain a crystalline semiconductor thin film of excellent quality which is crystallized uniformly and has a smooth surface, by a method wherein a thermal strain caused on the occasion of crystallization of a semiconductor thin film is relaxed effectively by a nitride silicon film.

CONSTITUTION: An Si(sub 3)N(sub 4) film (nitride silicon film) 2 having a film thickness of 600 angstroms is formed on a glass substrate 1, for instance, at a substrate temperature of 260 deg.C, for instance, by a plasma CVD method, and then an a-Si:H film (hydrogenated amorphous Si film)

- 3 is formed thereon. Next, a laser beam 4 of wavelength 308nm and pulse width 35ns generated by an XeCl excimer laser is applied to the a-Si:H film
- 3 to heat same, and thereby it is crystallized at a normal temperature and formed into a polycrystalline Si film 5. The polycrystalline Si film 5 thus obtained is a film of excellent quality which is crystallized uniformly by
- laser energy in the range of 150-250mJ/cm(sup 2) and has an excellently smooth surface.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

5920200

Basic Patent (No, Kind, Date): JP 62030314 A2 870209 < No. of Patents: 002>

MANUFACTURE OF CRYSTALLINE SEMICONDUCTOR THIN FILM (English)

Patent Assignee: SONY CORP

Author (Inventor): SAMEJIMA TOSHIYUKI; SEKIYA MITSUNOBU; USUI SETSUO

IPC: *H01L-021/20; H01L-021/263 Derwent WPI Acc No: *C 87-076592; JAPIO Reference No: *110209E000030;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 62030314 A2 870209 JP 85168856 A 850731 (BASIC)

JP 2534980 B2 960918 JP 85168856 A 850731

Priority Data (No,Kind,Date): JP 85168856 A 850731

⑲ 日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62~30314

®Int_Cl∵4

識別記号

厅内整理番号

❸公開 昭和62年(1987)2月9日

H 01 L 21/20 21/263

7739-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 結晶性半導体薄膜の製造方法

②特 頭 昭60-168856

❷出 願 昭60(1985)7月31日

⑦発 明 者 蛟 島 俊 之 明 73発 者 関 谷 光 信 ⑫発 明者 井 節 夫

東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

⑪出 顋 人 ソニー株式会社

四代 理 人 弁理士 土屋 勝

明 福 皇

1. 発明の名称

14 11 20

結晶性半導体薄膜の製造方法

2. 特許請求の範囲・

総縁性基板上に窒化シリコン膜を介して半導体 薄膜を形成し、次いでこの半導体薄膜にエネルギービームを照射することにより上記半導体薄膜を 結晶化させるようにした結晶性半導体薄膜の製造 方法。

3. 発明の詳細な説明

(産衆上の利用分野)

本発明は結晶性半導体薄膜の製造方法に関するものであって、絶縁性基板上に多結晶Si膜を形成するのに用いて最適なものである。

(発明の概要)

本発明は、結晶性半導体薄膜の製造方法におい

て、絶縁性基板上に窒化シリコン膜を介して半導体 神膜を形成し、この半導体 神膜にエネルギーピームを照射することにより結晶化させるようにすることによって、結晶化の際に生ずるひずみを窒化シリコン膜により緩和し、これにより膜質の良好な結晶性半導体 神膜を製造することができるようにしたものである。

〔従来の技術〕

従来、ガラス等の絶縁体基板上に例えばアモルファスSi膜を形成し、このアモルファスSi膜をレーザーピーム等のエネルギーピームにより加熱して結晶化させる技術が知られている。

[発明が解決しようとする問題点]

しかしながら、SI膜と基板との無膨張係数や熱 伝導度が違うため、ピーム加熱による結晶化の際 にSI膜にひずみや応力が生じて膜質の良好な結晶 性SI膜を得るのが難しいという問題がある。特に パルスレーザー等による短時間加熱によって結晶

特開昭62-30314 (2)

化を行う場合は、温度勾配が非常に大きくなる結果熱的ひずみが大きくなり、このため膜質の良好な結晶性Si膜を得るのが困難である。

本発明は、従来技術が有する上述のような欠点 を是正した結晶性半導体薄膜の製造方法を提供す ることを目的とする。

(問題点を解決するための手段)

本発明に係る結晶性半導体薄膜の製造方法は、 地縁性基板(例えばガラス基板 1)上に窒化シリコン膜(例えばプラズマCVD法により形成された Si x H 膜 2)を介して半導体薄膜(例えば a - Si : H 膜 3)を形成し、次いでこの半導体薄膜に エネルギービーム(例えば XeC & エキシマーレー ザーによるレーザービーム 4)を 照射することに より上記半導体薄膜を結晶化させるようにしている。

(作用)

このようにすることによって、結晶化の際に半

このようにして得られた多結晶Si膜5は、レーザーエネルギー150-250mJ/clの範囲で特に均一に結晶化が行われしかも表面の平滑性が良好な良質の膜であった。一方、比較のためにSinN。膜2を形成しないで上述と同様にして結晶化を行った場合は、レーザービーム照射によって表面の荒れが大きくなり、ビーム照射領域全体を均一に結晶化することはできなかった。

上述のように良質の多結晶Si膜5が得られる原因は次のように考えられる。すなわち、ガラス基板1とa-Si:H膜3との間に形成したSi₂N。膜2の無緊張係数及び熱伝導率はSiに近いため、レーザービーム4による加熱の際にa-Si:H膜3に生ずる熱的なひずみがこのSi₂N。膜2によって効果的に緩和されるためであると考えられる。

このように、上述の第1実施例によれば、ガラス基板1上にSisN。膜2を介してa-Si:H膜3を形成し、次いでこのa-Si:H膜3にレーザービーム4を照射して加熱することにより結晶化を行っているので、結晶化の際の熱的ひずみが緩和

専体薄膜に生ずるひずみを窒化シリコン膜により 効果的に緩和することができる。

(実施例)

以下本発明の実施例につき図面を参照しながら 説明する。

まず本発明を多結晶Si膜の製造に適用した第1 実施例につき説明する。

第1 A 図に示すように、まず例えばガラス基板 1 上にプラズマ C V D 法により例えば基板温度 2 6 0 でで膜厚 6 0 0 A の Si 3 N 4 膜 (窒化シリコ ン膜) 2 を形成し、次いでこの Si 3 N 4 膜 2 上に同 じくプラズマ C V D 法により例えば膜厚 1 0 0 0 A の a - Si : H膜 (水素化アモルファス Si 膜) 3 を形成する。

次に KeC & エキシマーレーザーによる波長308nm、パルス幅35nsのレーザービーム4をa-Si: H膜3に照射して加熱することにより常温で結晶化を行って、第1B 図に示すように多結晶Si膜5を形成する。

され、従って均一に結晶化が行われしかも表面の 平滑性が良好な良質の多結晶Si膜 5 を容易に得る ことができる。のみならずプラズマ C V D 法により のみならずプラズマ C V D 法により のとは多量化 を表した上記Si,N。膜 2 中には多量化 素(約10原子%)が含まれているため結晶Si膜 ででこのSi,N。膜 2 中の水素が多結晶Si膜中に拡 し、この結果この水素によって結晶欠陥が少ない させることができる。従って結晶Si膜 5 を得ることができる。

次に本発明を多結晶SiTFTの製造に適用した 第2実施例につき説明する。

まず第1A図及び第1B図に示すと同様にしてガラス基板1上に膜厚600AのSiaN。膜2及び膜厚1000Aのa‐Si:H膜3を順次形成し、次いで XeC e エキシマーレーザーによるレーザービーム 4 をエネルギー185mJ/ cdでこのa‐Si:H膜3に照射して結晶化を行うことにより多結晶Si膜5を形成する。

次に第2A図に示すように、この多結晶Si膜5

に膜厚200人のSisN。膜6、膜厚1500人のSiOz膜7及び膜厚6000人の所定形状を有する。Ho膜から成るゲート電極8を形成する。なお上記SisN。膜6及びSiOz膜7によりゲート絶縁膜が構成される。この後、このゲート電極8をマスクとしてP・を例えばエネルギー130KeV、ドーズ量1013cm-2の条件でSiOz膜7及びSisN。膜6を介して多結晶Si膜5中にイオン注入し、次いで常温でXeC&エキシマーレーザーによるレーザービーム(図示せず)を照射して加熱することにより上記Pの活性化を行って、第2人図に示すよけにn・層から成るソース領域9及びドレイン領域10を形成する。

次に第2B図に示すように、SiOs膜7及びSisN。 膜6の所定部分をエッチング除去して閉口11、 12を形成した後、これらの閉口11、12を通 じて Alから成る電極13、14を形成して、目 的とするnチャネルの多結晶SiTFTを完成させ る。

このようにして製造された多結晶SiTFTの特

SiaN。膜2の膜厚を600Aに選定したが、必要に応じてこれと異なる膜厚に選定することも可能である。しかし、結晶化の際の熱的ひずみを効果的に緩和するためには100A以上の膜厚であることが好ましい。またこのSiaN。膜2を形成する方法としては、上述の2つの実施例で用いたプラズマCVD法の他にLPCVD法、スパッタリング法等を用いることも可能である。

さらにまた、上述の2つの実施例においては、 加熱源として XeC & エキシマーレーザーによるレーザービーム 4 を用いたが、必要に応じてKrFエキシマーレーザーやArレーザー、さらには電子ビーム、イオンピーム等の各種エネルギービームを用いることが可能である。同様に、ガラス基板 1 の代わりに石英基板その他の逸縁性基板を用いることが可能である。

また上述の2つの実施例においては、半導体薄膜としてa~Si:H膜3を形成したが、このa~Si:H膜3の代わりに多結晶Si膜を形成した後、これを上述の2つの実施例と同様にして再結晶化

性を測定した所、電子移動度は96 dl / Vs と極めて高く、またオン/オフ比も第3図に示すように従来(破線で示す曲線)は10°程度であったのに対し約10°程度と2桁高い優れた特性が得られるのは、第1実施例で述べたようにSi xN。膜2によって結晶化の際の然的ひずみが緩和されたことと、ブラズマCVD法により低温で形成晶とに上記Si xN。膜2中の水素が結晶化の際に多結局Si 膜中に拡散して結晶欠陥が波少したこととによるものと考えられる。

このように、上述の第2実施例によれば、SizNa 膜2を介してガラス基板1上に形成したa-Si: H膜3を結晶化させることにより得られた膜質の 良好な多結晶Si膜5を用いて、特性の優れた多結 晶SiTPTを製造することができる。

以上本発明の実施例につき説明したが、本発明は上述の2つの実施例に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の2つの実施例においては

させることも可能である。

なお上述の2つの実施例においては、本発明を 多結晶Si膜5の製造に適用した場合につき説明したが、Si以外の各種半導体の結晶性薄膜の製造に も本発明を適用することが可能である。

(発明の効果)

本発明に係る結晶性半導体薄膜の製造方法によれば、半導体薄膜の結晶化の際に生ずる熱的ひずみを窒化シリコン膜によって効果的に緩和することができ、従って結晶化が均一に行われしかも表面の平滑性が良好な良質の結晶性半導体薄膜を製造することができる。

4. 図面の簡単な説明

第1 A 図及び第1 B 図は本発明を多結晶Si 膜の 製造に適用した第1実施例を工程順に示す断面図、 第2 A 図及び第2 B 図は本発明を多結晶Si T P T の製造に適用した第2実施例を工程順に示す断面 図、第3 図は第2実施例により製造された多結晶

特開昭62-30314 (4)

SiTFTのドレイン電流-ゲート電圧特性の一例 を示すグラフである。

なお図面に用いた符号において、

1 ……ガラス基板

2 -----SisNe 膜

3 -----a - Si: H膜

4 ……レーザービーム

5 -----多結晶SI膜

8 -----ゲート電極

9 ……ソース領域 10 ……ドレイン領域

である.

代理人 土屋

B



